明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 125227|回复: 1

QUARTUS问题【汇总贴】

[复制链接]

27

主题

46

帖子

2427

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
2427

荣誉管理论坛元老

QQ
发表于 2020-3-2 10:26:11 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
Quartus教程



【问题1】QUARTUS打开后就闪退,怎么办?

答:检查QUARTUS安装路径是否包含有“中文”或者“空格”,路径是不能有中文和空格的。


【问题2】下载时,没有找到下载器。如下图所示。
5b8ea099b60d0ae35e37662920f0b34.png

答:请确认以下步骤
      1. 需要连接下载器,即USB blaster
      2. 确认JTAG头没有插反,请仔细对照图片确认。
      3. 确认开发板电源打开。
      4. 如果还没有,请去电脑的设备管理器,检查是否有未安装驱动程序的硬件。如果有,请安装驱动程序,驱动程序搜索目录就是QUARTUS的安装目录。
      5. USB电压太低,换一个USB口试试。
                  
      6. 如果您电脑安装了多个版本的QUARTUS。那么需要到“设备管理器”,找到blaster,卸载掉当前的驱动程序,然后重装驱动程序。驱动程序搜索目录,就是您需要使用的那个版本的QUARTUS的安装目录。

【问题3】下载程序的时候,提示失败,如下图。
TIM图片20200308210203.png

答:如果遇到下载失败的问题,请逐项检查。
1. 确保开发板电源处于打开状态。
2. 请确保下载器已经识别,具体见本贴前面的问题二。
3. 请确保下载器没有插反。下面左图是错误的插法,应该反过来插,红色的地在下面。


TIM图片20200308210502.jpg qq.png

4. 确认工程的芯片型号是正确的。MP801开发板的型号是EP4CE15F23C8,点拨开发板的型号是EP4CE6C8。如果您不确认这一点,您可以下载本论坛的任一案例工程去测试。
5. 如果仍然没有排除,请您找一下技术老师,注意把以上“步骤检查图片,一次性发给老师”。


【问题4】Error: Current license file does not support the EPM240T100C5 device 。

TIM图片20200309170327.png
答:1. 软件没有破解成功,需要检查一下破解步骤,重新破解。或者建议使用18.1精简版,下载链接如下:http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=429
       2. 软件没有安装器件库,需要到官网下载您芯片的版本: https://fpgasoftware.intel.com/18.1/?edition=lite&platform=windows   注意版本要正确。


【问题5】QUARTUS编译时出现如下问题。

TIM图片20200309165615.png

答:1. 可能是路径问题:不能有中文路径或空格。
       2. 可能是电脑内存不够,关闭QUARTUS,或者重启电脑试试。



【问题6】 设备管理器显示USB Blaster是感叹号。

TIM图片20200309222647.png
答:该问题是由于未安装驱动程序。解决方法,在上面右键,重新安装驱动程序,然后搜索驱动程序,位置在:一般驱动程序在QUARTUS安装目录下搜索。
       也可以见此贴:http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=429 第一点




【问题7】 QUARTUS显示打不开文件,如下图所示。
TIM图片20200327154607.png
答:文件和工程路径,不要有中文、空格和特殊符号。

【问题8】在下载的时候,如下图,start是灰色的。
TIM图片20200330125505.jpg
答:上图中没有添加SOF文件。可点击图中add file选项去添加sof格式文件。
1. sof格式文件,一般在该工程目录中可以找到。
2. 如果没有找到,请确保整个工程已经编译,正确编译之后会生成最终的文件xxx.sof。


【问题9】 烧录程序的时候,如下图,start是灰色的。
TIM图片20200330130557.png
问:如上图所示,需要点击Hardware Setup那里,选择USB BLASTER,就可以了。

【问题10】 烧录程序的时候,如下图,提示下载失败,并且提示:
Error: Can't recognize silicon ID for device 1 TIM图片20200331110847.png

答:1. 试换一下QUARTUS版本,换成18版本的。


【问题11】 点拨板分配引脚后编译,提示无法将引脚分配到这个pin_101这个位置Error (176310): Can't place multiple pins assigned to pin location Pin_101 (IOPAD_X34_Y18_N21) 1.png
答:pin101是多用途管脚,需要设置才能使用。下面是设置方法:quartus中,assignment>>Device>>Device and pin options>>nCEO>>改为Use as aregular I/O即可解决


2.jpg
3.jpg
4.jpg
5.jpg



【问题12】 遇到下载器驱动安装正确,设备管理器能够正确识别,但是Quartus软件就是无法检测到
答:这种情况一般试安装的驱动程序和软件不配套引起的,Quartus软件在安装的时候一般自带的有驱动程序,只需要在Quartus安装目录下搜索驱动程序进行安装就可以了。可参考上面的问题六。

【问题13】 烧录的时候,电脑就蓝屏。
答:USB BLASTER可能有问题,请更新驱动程序。请在下面链接更新驱动程序:
QUARTUS下载

【问题14】 使用Quartus进行编译的过程中,出现以下报错,Verilog HDL Procedural Assignment error at tb.v(20): object "cap_flow" on left-hand side of assignment must have a variable data type
TIM图片20200514164403.png


答:一般都是信号类型定义出错,原来定义为wire改为reg,或者reg的改为wire,请看:http://fpgabbs.com/forum.php?mod ... =621&fromuid=100110


【问题15】 运行QUARTUS时,提示测试文件报错,如下图。
TIM图片20200507173021.png
答:QUARTUS是综合工具,它是把代码转成网表的。测试文件是不可综合的,它在MODELSIM中起作用。所以不要把测试文件加到QUARTUS来综合。


【问题16】综合的时候,提示文件找不到,如下图。
TIM图片20200511125235.jpg
答:一般不会错的,您需要检查文件是否直的在硬盘上,并且路径是正确的。注意,路径中的"../"表示的是当前目录的上一级目录。


【问题17】下图是什么提示?
TIM图片20200519105933.png
答:QUARTUS没有安装Cyclone IV GX这个器件库。建议您去ALTERA官方下载此器件库并安装。

【问题18】总是出现这个问题 是什么原因:Error (262006): File "stp1.stp" is not a valid SignalTap II File -- ignoring
答:stp格式文件,是在线调试工具signaltap的文件。在开发时用来调试使用的。该文件不是设计的必要文件。MDY提供的部分工程,会将此文件删除。
      因而QUARTUS在编译运行此工程的时候,如果该文件丢失,则会出现上面的提示,但该提示不影响工程的使用的,请放心。   

【问题19】在已经建好的工程中,增加新的功能模块,可以直接添加?如何添加?
答:只要顶层文件中已经例化这个模块,就可以添加,添加的方式请看下图  
qq.png


【问题20】Quartus 18.0版本在安装过程中遇到这样的错误(如下图),是什么原因?
qq.png
答:遇到这种情况,可能是由于安装包在下载的时候有文件丢失了,需要重新下载安装包:链接:https://pan.baidu.com/s/1wjpH9mO5i4tA34NC7lh07Q
提取码:bdzt


【问题21】下载工程后,会提示升级IP核,但升级会报错。
TIM图片20200602221520.jpg
答:这是由于这个工程是由不同版本的QUARTUS建立的。由于官方的原因,某些IP核是升级不了的。但不升级,应该也能正常使用的。

【问题22】如何在QUARTUS查看工程的RTL视图。
答:工程编译后,在tools - Netlist_viewers - RTL viewer,可以看工程的RTL原理图。

【问题23】如何在QUARTUS上查看工程以及各个模块的资源使用情况。
答:对工程进行编译后,可以在如下图所示位置,查看资源情况。
TIM图片20200609200253.png

【问题24】打开programmer的时候,弹出open file的窗口,是什么原因?
答:原因就是窗口重叠了,也就是programmer打开了两个

【问题25】大佬们,quartusprime的精简版ip库和标准版有区别吗,三种版本除了支持的器件好像有差,没查到其他差别。
答:IP库是没有区分的。

【问题26】要下新的19或20的prime的话,推荐下精简还是找破解的标准或专业版本?
答:请尊重知识产权,如果没有购买的话,建议使用精简版。

【问题27】安装器件库时,显示无法安装,如下图
TIM图片20200622123441.png
答:1. 可能是该器件库已经安装,所以无须再次安装。您可以打开工程来确认。

【问题28】填写管脚时,提示只读,如下图。
TIM图片20200622173423.png
答:管脚是在Loaction那一列填写,不是在Filter Location!

【问题29】在GVIM里面写的中文注释,用Quatrus打开之后,出现乱码的情况,如何解决?
答:乱码是由于编码格式不匹配造成的,解决方法如下:      1、可安装最新版本的GVIM,(注:如果用记事本打开代码,注释也是乱码,说明无法恢复)
           GVIM链接:Gvim下载安装及使用
           http://fpgabbs.com/forum.php?mod ... =431&fromuid=100110

      2、Quartus设置默认编辑器为GVIM的方法           http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=968&fromuid=100105

【问题30】Quartus如何导入器件库?
答:首先以管理员身份运行Quartus,然后再Tools中点击Install Devices,然后按照提示步骤导入需要安装的器件库即可。

【问题31】QUARTUS无法配置管脚,或者是没有找到此管脚。
答:建议检查芯片型号选择是否正确。
      如果您使用的是MDY MP801开发板,FPGA芯片型号是:EP4CE15F23C8。
     如果您使用的是MDY MP603(点拨)开发板,FPGA芯片型号是:EP4CE6E22C8。

【问题31】Quartus中出现警告:15610 No output dependent on input pin "a"
答:指程序中没有任何变量的值根据输入引脚“a”而变化,也就是说这个输入引脚可有可无

【问题32】下载MDY的工程后,运行QUARTUS就卡死。
答:1. 注意工程的路径里,不能有中文,不能有任何特殊符号。       2. 如果试用了方法1后仍然有问题,试综合其他工程,以便区分是软件问题还是工程问题。
          a. 如果所有工程都这样,说明是软件问题,请重新安装QUARTUS,建议安装MDY推荐的版本。
          b. 如果其他工程没问题,说明此工程有问题,建议对比两个工程的异同。

【问题33】QUARTUS提示如下错误:Error (10207): Verilog HDL error at shuchu.v(10): can't resolve reference to object "address"
TIM图片20200807114318.png
答:例化出错,模块的信号前面需要加 “.”号。更详细请参考例化的代码。另外,出错了,就找个OK的例子,逐个核对。


【问题34】在分析综合时出现警告Warning: 1 hierarchies have connectivity warnings - see the Connectivity Checks report folder
答:出现这个警告,并且无法定位,可尝试以下方法:


然后就可以看到具体错误的地方了。

【问题35】
出现Top-level design entity“ppp”is undefined错误提示,如下图
111.jpg


答:这个是表示本工程的“顶层文件”“ppp”没有找到。请确认您的模块中,包含有"ppp"名称的模块。(注意,此处的ppp是指模块名,非文件名。有时会粗心,模块名写错,导致模块名和文件名不一致的)

【问题36】(12014)Error: cannot be assigned more than one value

2.png
答:输入的某些引脚同时给了两个值


【问题37】Quartus18.1版本在安装过之后,使用了一段时间后突然提示License Notification,这个怎么解决?
钉钉网络班.jpg

答:把“Do not display this message again”选项勾选上,然后点击Cancel就可以了,不影响使用。

【问题38】一是我按了按键后显示如下,没有提示  程序成功的界面?
1.jpg
答:编译进度100%,并且没有报错,则成功。
1.jpg

【问题39】在引脚配置时,KEY没有 教程上的24 脚,我就连接到了30脚,其它按照教程,是否可以?
1.jpg
答:引脚不能乱配,要根据原理图来,选择相应的引脚并且该引脚空闲,可参考:通过原理图找管脚号的方法http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=1002&fromuid=100105
(出处: 明德扬论坛)

【问题40】quartus Error (12007): Top-level design entity "XXX" is undefined
1.jpg
答:问题造成的原因很简单——verilog文件(.v)里的模块名和顶层实体名(一般就是.v文件的文件名)不一致。

【问题41】Quartus在编译,或者其他操作的时候出现这个错误:Fatal Error:uncaught C++ exception这样的错误,如何解决?
微信图片_20200825154733.png
答:重新打开Quartus,然后Tools → options → Internet connectivity → check the Altera web site for new Quartus Ⅱ information,取消勾选


【问题42】 QUARTUS提示出下错误: Error (169282): There are 87 IO output pads in the design, but only 85 IO output pad locations available on the device.
答:该提示所表达的意思是:您选用的FPGA器件有85个可用的IO管脚,但您的工程却有87个。所以管脚数不够用。
该问题的解决思路如下:
1. 如果您一定要使用87个管脚,那么只能换更多管脚的FPGA芯片,或其他开发板。
2. 如果您一定要使用本芯片和开发板,那么您就要想办法减少工程的管脚数。
3. 存在一种情况:该工程只是一个模块,您综合只是为了查看一下综合后的结果。那么您可以将这个模块的管脚设置为虚拟管脚,方法可为:
   a. 在Quartus II中Assignments->Assignment Editor;
   b. 在Category栏选择logic options,
   c. 到列表中To列下添加要设置的引脚接口,如果需要设置的很多,可以通过在Pin Planner中将引脚复制过来。
   d. 将Assignment Name设置为Virtual Pin,
   e. 将Value设置为On,
   f. Enabled 设置为Yes。

【问题43】QUARTUS中会出现下面两个模块,是什么来的?
33ED47FD-0D31-4697-BEAC-B6BA41F9F032.png
答:这两个模块不是代码产生的,而是软件产生的,估计是有特定用途,我们可以不用关心。

【问题44】Error (209014): CONF_DONE pin failed to go high in device 1
答:当尝试使用.sof文件通过JTAG配置器件并且已经错误的在Quartus® II工程中设置了器件时,可能会收到"Error (209014): CONF_DONE pin failed to go high in device 1"错误。
       例如,如果具有Quartus II工程,那么对Engineering Sample (ES)器件进行设置并且编译设计以及使用生成的.sof文件 来编程包含产品器件的电路板。反过来也适用,其中电路板包含ES器件并且设计针对产品器件。
   解决:确保Quartus II工程中选择的器件匹配电路板或Altera®开发板上的器件。


【问题45】请问下面提示如何解决了?
02.jpg
答:1.可能是器件库没有安装
      2.可能软件有问题 可以换一个正常工程试试看

【问题46】这个错误提示如何解决?

【问题47】请问一下quartus状态机视图里面看不到信息是什么情况?
kl.png
答:1. 可能工具使用不当,可以多尝试几次;
2. 可能是写法,让综合器认为这不是一个状态机,可以检查一下自己写法(可以尝试最简单、最标准的写法试一下,再逐步改过来)

【问题48】 编译的时候,提示“Can't find design entity "xxxx"”
999BD384-3EA9-4f01-8CCC-2F62ABEC1F5B.png
答:这个问题是提示,找不到名为“key_light"的模块名。 请确保你的设计有,有一个名为“key_light”的module。      如果确实有这个设计,那可能是没添加到工程里,可以按添加文件方法,将此文件添加进来。
      如果你没有这个文件,那么在新建工程里,填写顶层模块名时,不要写“key_light”。
                                      如果这个工程不是你新建的,那么可以在quartus的files里,找到你所希望的顶层模块,然后右键,set as top。

【问题49】Error (332148): promoted from Critical Warning: Timing requirements not met答:问题原因是时序要求未满足。
        综合完了以后,Timequest Timing是红色的,需要做一下时序约束。要是功能没那么复杂,不做约束也行,就别管Timing requirements not met了。

【问题50】打开一个Quartus工程,如何查看哪一个文件是顶层文件?
答:如下图所示,双击顶层模块名,就可以打开顶层文件
qq.png

【问题51】老师, 为什么配置脚位的时候,location 和 fitter location 是不一致的呢 ?

23.jpg

答:配置完管脚后,重新编译即可。




上一篇:Lattice开发工具Diamond下载
下一篇:MODELSIM/仿真问题【汇总帖】
发表于 4 天前 | 显示全部楼层
关于quartus相关的会遇到的问题都总结在这上面了,如果还有其他的疑问,可到明德扬群里提问,值班答疑老师会一一回复的。如您还未加入明德扬学习交流群,可加QQ群:764574006,期待您的加入,共同学习和进步!
MP801开发板 网络培训班 就业培训班 FPGA学习资料
周老师 17002067067(微信同号) Q1727673675
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号-1

GMT+8, 2020-10-23 01:14 , Processed in 0.610330 second(s), 18 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表