请选择 进入手机版 | 继续访问电脑版

明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 165580|回复: 2

一个简单的组合电路为什么会报错?

[复制链接]

3

主题

5

帖子

45

积分

新手上路

Rank: 1

积分
45
发表于 2020-3-13 10:15:37 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
module 1(A,B,C,D,f1,f2,f3

    );
input   A;
input   B;
input   C;
input   D;
output  f1;
output  f2;
output  f3;

    assign    f1=A&B&C&D;
    assign    f2=A&B+A&(~B)+(~A)&B+C&D;
    assign    f3=(~A)&B&(~C)&(~D)+(~A)&(~B)&(~C)&(~D)+(~A)&(~B)&(C)&(~D)+(~A)&(B)&(C)&(D)+(A)&(B)&(~C)&(D)+(A)&(B)&(C)&(~D)+(A)&(~B)&(~C)&(~D)+(A)&(~B)&(C)&(D);

endmodule
系统提示:[VRFC 10-4982] syntax error near '1';
我只想生成一个电路来看一看,这是什么原因,请教下各位老师


3

主题

5

帖子

45

积分

新手上路

Rank: 1

积分
45
 楼主| 发表于 2020-3-13 10:43:49 | 显示全部楼层
问题解决了,是文件命名不能用纯数字
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-3-29 23:43 , Processed in 0.077153 second(s), 20 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表