明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 154475|回复: 3

自定义AXI_Lite master IP 核读取不到DDR4数据

[复制链接]

1

主题

5

帖子

27

积分

新手上路

Rank: 1

积分
27
发表于 2019-10-22 15:41:21 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
我是先用xdma把图片传输到ddr4,再创建AXI4-lite master IP核来读取ddr4的图片像素值,更改IP核代码,只保留读取的部分,用ila检测一直读不到从机发送的数据,这是什么原因呢

0

主题

2

帖子

14

积分

新手上路

Rank: 1

积分
14
发表于 2019-11-19 18:26:59 | 显示全部楼层
有解决吗
,我在搞,加下QQ一起交流下972463893

1

主题

5

帖子

27

积分

新手上路

Rank: 1

积分
27
 楼主| 发表于 2020-1-11 16:37:36 | 显示全部楼层

还没解决,qq已申请

1

主题

5

帖子

27

积分

新手上路

Rank: 1

积分
27
 楼主| 发表于 2020-1-11 16:41:14 | 显示全部楼层
感兴趣的小伙伴可以讨论一下qq:943123368
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-4-20 14:04 , Processed in 0.048814 second(s), 20 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表