明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 13013|回复: 0

FPGA电路图交流

[复制链接]
发表于 2020-9-30 10:09:10 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
【参考资料】根据Verilog代码画电路图—XYZ
http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=780&fromuid=100105(出处: 明德扬论坛)




【问题1】请问,我用EP4C40F23C8的bank8,供电3.3V,此时可以接受1.8V的LVDS的信号?
答:一般来说,FPGA的一个BANK支持多个电平,例如3.3 2.5 1.8和1.5等,用户可以选择某一个电平来使用。您可以在管脚配置的地方,选择一下,如果可选,表示支持。另外,需要注意的是,同一个BANK的,其所有管脚的电平必须相同。例如说,这个BANK的某管脚选择了1.8V,那么这个BANK的其他电压都必须是1.8V


【问题2】FPGA工程里的管脚,是如何配置的?
答:请看下面文章:通过原理图找管脚号的方法
http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=1002&fromuid=100782
(出处: 明德扬论坛)





上一篇:史上最干货的Verilog语法课程 6小时掌握Verilog语法
FPGA视频课程  培训班 FPGA学习资料
吴老师 18022857217(微信同号) Q1241003385
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号-1

GMT+8, 2020-10-23 01:26 , Processed in 0.532333 second(s), 15 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表